您现在的位置:首页 > 技术资料 | ![]() |
利用16位DAC实现20位分辨率的设计(图)
引言
将CS和R/W均置为低电平时,开始向该DAC写数,经过一段延时,将LDAC置为高电平,CLR置为低电平,DAC进行数模转换。最后,将R/W和CLR均置为低电平,即将该DAC锁存器清零。当然,也可以通过CPLD来对其进行控制。 图2是DSP和AD7846接口电路,图中省略了控制信号的电平转换电路部分以及DAC的参考电压供电电路(AD7846由AD1580提供1.25V的单极性参考电压,AD7846最终输出单极性峰峰值为1.25V的正弦波)。DAC后端低通滤波采用10阶1kHz巴特沃斯低通滤波电路,有很好的幅频特性。 AD7846在16bit分辨率条件下为±1LSB,在此DAC后端的PGA达到稳定状态的建立时间必须足够快,以便与具有相同分辨率DAC的转换速度相匹配。此外,所选择的PGA还必须具有尽可能低的噪声,因为它决定系统的信噪比(SNR)。为了解决这些问题,本设计中的放大器采用PGA205运算放大器,它具有满足设计要求的速度、精度和快速建立时间。当DAC输出信号幅度很低时能使该系统达到20位精度,如图3所示。 后端运放电路由两个可编程增益运放PGA205串联组成。该运放电路可提供从G=1到G=16(即20、21、22、23、24)的可编程增益放大,从而达到使AD7846精度提高至20位的目的。增益输入端具体输入值详见参考文献[5]真值表。数字输入端可直接与通用的CMOS和TTL逻辑元件直接接口,逻辑输入端以接地端为基准。如果数字输入端不带锁存器,逻辑输入的改变将立即选择新的增益。逻辑输入的开关时间大约是0.5μs。 增益改变的响应时间等于开关时间加上放大器稳定到与新选择的增益相对应的新输入电压所需要的时间。对于0.01%的精度,当G=1时,稳定时间为2.5μs,当G=16时,稳定时间为5μs。本系统中,使用外部逻辑锁存器锁存来自高速数据总线的增益控制信号。使用外部锁存器可以把高速的数字总线与敏感的模拟电路分开,应使锁存电路尽可能远离模拟电路以避免将数字噪声耦合到模拟电路中。 软件设计 系统设计应注意的几个问题 ● 高速系统特别是模拟数字混合系统要尤其注意接地问题。除了电源端相连外,数字地和模拟地要分开。另外,对于高速系统使用大面积地阻抗非常重要。电源与器件尽量靠近,并在总的电源输入端跨接大容量的去耦电容。 ● 信号走线时,应避免数字、模拟信号交叉走线,如必须交叉,尽可能直角交叉。尽量采用多层布线,相邻层的走线尽量正交。 结束语 参考文献 2 'TMS320C54x DSP Reference Set', CPU and Peripherals, Volume 1, 2001 3 'TMS320C54x DSP Reference Set',Enhanced Peripherals, Volume 5, 1999 4 AD7846 16-Bit Voltage output DAC Datasheet. Analog Devices Inc 5 Burr-Brown Ix Data Bood-liner Products.1995
|